Avanço nas embalagens de chips proporcionando vantagem competitiva às empresas, pois elas são capazes de oferecer mais componentes aos clientes

Abstrato

No cenário em rápida evolução da tecnologia de semicondutores, o empacotamento de chips desempenha um papel fundamental ao permitir a criação de dispositivos eletrônicos menores, mais rápidos e mais potentes. À medida que cresce a demanda por maior funcionalidade nos dispositivos, as empresas estão sob constante pressão para oferecer mais componentes aos seus clientes em formatos limitados. Este white paper explora os avanços recentes em embalagens de chips, como embalagens 2,5D e 3D, materiais avançados e integração heterogênea, e como eles fornecem uma vantagem competitiva às empresas, melhorando sua capacidade de fornecer mais componentes aos clientes sem comprometer o desempenho. tamanho ou eficiência energética.

Introdução

As embalagens de semicondutores já percorreram um longo caminho desde seus primórdios, quando os circuitos integrados eram envoltos em embalagens simples de plástico ou cerâmica. Hoje, as embalagens de chips tornaram-se um facilitador crítico da inovação, permitindo que as empresas ofereçam mais componentes e funcionalidades aos seus clientes em formatos cada vez menores. Essa vantagem competitiva é alcançada por meio de uma combinação de avanços tecnológicos que melhoram a densidade, o desempenho e a eficiência dos dispositivos semicondutores.

A necessidade de avanços nas embalagens de chips

A demanda por dispositivos eletrônicos menores, mais potentes e ricos em recursos nunca foi tão alta. Essa demanda coloca imensa pressão sobre os fabricantes de semicondutores para fornecer chips que possam acomodar mais componentes sem sacrificar o desempenho, o tamanho ou a eficiência energética. As técnicas tradicionais de embalagem apresentam limitações que dificultam a integração de componentes adicionais.

História

Técnicas Tradicionais de Embalagem

Originada na década de 1950 e ainda relevante hoje, a tecnologia wire-bond serve como um método de interconexão que liga a placa de circuito impresso (PCB) ao quadrado de silício do circuito integrado, conhecido como matriz. Esta conexão é estabelecida através de esferas de solda e fios metálicos finos. Embora a ligação de fios consuma menos espaço do que os chips embalados tradicionais e permita conexões em distâncias relativamente longas, ela é suscetível a falhas sob condições de alta temperatura, alta umidade e ciclos de temperatura. Além disso, o processo de formação de cada ligação sequencialmente introduz complexidade e pode retardar a produção.

O primeiro avanço significativo na tecnologia de embalagens surgiu em meados da década de 1990 com os flip chips. Nesta abordagem, uma matriz é utilizada voltada para baixo, aproveitando toda a área da superfície da matriz para interconexão através de "saliências" de solda que estabelecem uma ligação entre a PCB e a matriz. Essa configuração resulta em um formato menor, ou tamanho de hardware, e permite uma taxa de propagação de sinal mais alta, facilitando uma transmissão mais rápida do sinal do transmissor para o receptor. A embalagem flip-chip é atualmente a tecnologia mais difundida e econômica, predominantemente empregada em unidades centrais de processamento, smartphones e soluções de sistema em pacote de radiofrequência. Embora os flip chips ofereçam vantagens como montagem compacta e resiliência a temperaturas elevadas, eles exigem colocação em superfícies excepcionalmente planas e não são facilmente substituíveis.

Fig 1: História da embalagem de semicondutores

Fonte: AnySilicon

Embalagem em nível de wafer

No processo de embalagem convencional, o wafer de silício é inicialmente dividido em chips individuais, que posteriormente são fixados à placa de circuito impresso (PCB) com conexões elétricas construídas. Em contraste, a embalagem no nível do wafer opera de maneira diferente, estabelecendo conexões elétricas e moldando no nível do wafer antes de segmentar os chips usando um laser. A principal distinção entre empacotamento em escala de chip em nível de wafer (WLCSP) e chips flip, no que diz respeito à configuração do chip, reside na ausência de um substrato entre a matriz e o PCB nos WLCSPs. Em vez disso, camadas de redistribuição (RDLs) substituem o substrato, resultando em um pacote mais compacto e com melhor condutividade térmica.

Fig 2: Embalagem em nível de wafer

Fonte: AnySilicon, IEEE

As embalagens de nível de wafer podem ser categorizadas em dois tipos principais: fan-in e fan-out. Em embalagens fan-in de nível wafer, normalmente empregadas para requisitos de tecnologia básica em telefones celulares de baixo custo, as Camadas de Redistribuição (RDLs) são direcionadas para o centro da matriz. Por outro lado, na embalagem fan-out, introduzida em 2007, o RDL e as esferas de solda estendem-se além das dimensões da matriz, permitindo que o chip acomode mais entradas e saídas, mantendo um perfil fino. A embalagem fan-out se manifesta em três variações: núcleo, alta densidade e ultra-alta densidade. A embalagem central é utilizada principalmente em aplicações automotivas e de rede que não exigem tecnologia de ponta, como radiofrequência e chips de infoentretenimento. Variantes de alta e ultra-alta densidade são amplamente utilizadas em aplicativos móveis e espera-se que se expandam para aplicações selecionadas de rede e computação de alto desempenho. A Taiwan Semiconductor Manufacturing Company (TSMC) detém a distinção de ser a maior produtora mundial de pacotes em escala de chip em nível de wafer (WLCSPs).

Espera-se que o mercado de embalagens de nível de wafer cresça a uma taxa de 21,0% para o período de previsão de 2021 a 2028. O relatório do mercado de embalagens de nível de wafer analisa o crescimento, que está crescendo atualmente devido à necessidade iminente de miniaturização de circuitos em dispositivos microeletrônicos.

Para saber mais sobre o estudo, acesse https://www.databridgemarketresearch.com/pt/reports/global-wafer-level-packaging-market

Fig 3: Tipos de pacotes Fan in e Fan Out

Fonte: AnySilicon, IEEE

Na última década, um progresso significativo foi feito no domínio dos pacotes empilhados em escala de chip de nível de wafer (WLCSP). Esse avanço permite a incorporação de múltiplos circuitos integrados em um único pacote, atendendo tanto à ligação heterogênea, que integra chips lógicos e de memória, quanto ao empilhamento de chips de memória.

No caso do empilhamento 2,5-D, dois ou mais cavacos são posicionados lado a lado com um intermediário facilitando as conexões entre as matrizes. Existem várias categorias de empilhamento 2,5-D, dependendo do tipo de intermediário empregado:

• Os interpositores de silício requerem o uso de Vias Através do Silício (TSV), que são conexões elétricas verticais que penetram na matriz ou wafer de silício. Embora os interpositores de silício ofereçam uma tecnologia madura, presente no mercado há mais de uma década, o custo do silício é substancial e requer tecnologia de ponta e capacidades de fabricação. O CoWoS-S da TSMC (chip on wafer on substrato) é um player proeminente neste mercado
• As pontes de silício são relativamente recentes. Essas estruturas usam quantidades menores de silício em comparação com os interpositores de silício tradicionais, resultando em um perfil mais fino que reduz o consumo de energia e aumenta a flexibilidade do projeto. Sua vantagem sobre os interpositores de silício tradicionais reside na capacidade de permitir integração avançada em nível de sistema, tornando-os adequados para computação de alto desempenho (HPC), como Inteligência Artificial (IA). As tecnologias representativas incluem EMIB da Intel (ponte de interconexão multi-die incorporada) e CoWoS-L da TSMC
• Camadas de redistribuição (RDLs) também podem servir como interpositores. O principal ponto forte desta tecnologia é que o processo de fotolitografia usado para criar RDLs permite padrões finos, levando a melhores ganhos de velocidade e dissipação de calor. O CoWoS-R (chip-on-wafer-on-substrate RDL) da TSMC está pronto para iniciar a produção em massa
• O vidro está emergindo como um material de última geração para interpositores. Oferece vantagens como baixo custo e perda mínima de energia em larguras de banda de alta frequência. No entanto, a sua adoção pelo mercado poderá levar algum tempo a concretizar-se

No domínio do empilhamento 3-D, vários chips são empilhados uns sobre os outros, com ou sem um intermediário. Existem dois tipos principais de empilhamento 3D:

• O tipo mais prevalente envolve Vias Através do Silício (TSV) com micro-saliências (µ-saliências)
• Uma alternativa emergente é a ligação híbrida sem colisão, que estabelece interconexões através de uma ligação dielétrica e metal incorporado. Esta abordagem está sendo explorada atualmente principalmente por fabricantes de memória

Limitações da embalagem tradicional

• Restrições de tamanho: Os métodos tradicionais de embalagem, como embalagens de chip único, têm limitações de tamanho que tornam difícil acomodar mais componentes, especialmente em dispositivos compactos como smartphones e wearables
• Dissipação de calor: À medida que os chips ficam mais densos, a dissipação de calor se torna uma preocupação significativa. O superaquecimento pode levar à degradação do desempenho e até mesmo à falha do chip
• Interferência de Sinal: Quando vários componentes estão compactados, pode ocorrer interferência de sinal, afetando o desempenho geral do dispositivo
• E/S limitadas: O empacotamento tradicional muitas vezes limita o número de conexões de entrada/saída (E/S), restringindo a capacidade de integrar mais componentes

Avanços em embalagens de chips

Para enfrentar essas limitações e obter vantagem competitiva, as empresas de semicondutores têm investido em tecnologias avançadas de empacotamento de chips. Vários avanços importantes surgiram nos últimos anos:

Interpor + Substrato

A peça fundamental que torna possível a embalagem avançada são os interpositores. Esses substratos finos fornecem uma base onde as matrizes individuais serão colocadas, bem como pequenas interconexões para serem fixadas ao substrato da embalagem principal. Os interpositores usados ​​nesses pacotes avançados são feitos de três materiais possíveis:

• Silício, que usa vias de silício direto (TSVs) para formar conexões com o substrato da embalagem
• Um material orgânico às vezes chamado de camada de redistribuição orgânica (RDL)
• Vidro, que se tornou desejável em alguns dos mais novos produtos avançados

Fig 4: Interpor + Substrato

Fonte: SMG

Embalagem 2,5D e 3D

As tecnologias de empacotamento 2,5D e 3D envolvem o empilhamento de vários chips uns sobre os outros ou adjacentes uns aos outros, usando vias de silício (TSVs) para permitir a comunicação entre as camadas. Essas tecnologias oferecem vários benefícios:

• Maior densidade de componentes: O empilhamento de chips permite que mais componentes sejam integrados em um único pacote, aumentando a funcionalidade sem aumentar significativamente o tamanho do pacote
• Performance melhorada: Interconexões mais curtas entre chips empilhados reduzem a latência do sinal, levando a um melhor desempenho geral
• Dissipação de calor aprimorada: O calor pode ser dissipado de forma mais eficaz em pacotes 3D, pois o calor gerado por um chip pode ser distribuído por várias camadas
• Integração Heterogênea: Diferentes tipos de chips, como processadores, memória e sensores, podem ser empilhados para criar pacotes multifuncionais altamente integrados

Fig 5: Esquerda: conceito de embalagem Flipchip. Centro: integração 2.5D em um intermediário. À direita: integração 3D em um interposer.

Fonte: eInfochips

Materiais avançados

Novos materiais foram desenvolvidos para melhorar o desempenho e a eficiência da embalagem de chips:

• Dielétricos de baixo K: Dielétricos low-k reduzem atrasos de propagação de sinal e consumo de energia em chips
• Materiais de interface térmica: Materiais de interface térmica aprimorados ajudam a dissipar o calor com mais eficiência, evitando superaquecimento
• Substratos Flexíveis: Substratos flexíveis permitem a criação de embalagens dobráveis ​​e conformáveis ​​para aplicações como displays flexíveis e wearables

Integração Heterogênea

A integração heterogênea envolve a combinação de diferentes tipos de chips, como CPUs, GPUs, aceleradores de IA e sensores, em um único pacote. Essa abordagem oferece diversas vantagens:

• Design simplificado do dispositivo: Os fabricantes podem criar dispositivos altamente integrados com múltiplas funcionalidades, reduzindo a necessidade de componentes externos
• Eficiência energética aprimorada: A colocação conjunta de chips especializados em um único pacote pode reduzir o consumo de energia em comparação com componentes separados
• Poupança de custos: Ao consolidar vários componentes em um único pacote, os custos de fabricação podem ser reduzidos

Pacote em pacote (PoP)

O conceito pacote-em-pacote (PoP) é semelhante a um conjunto de BGAs empilhados. Vários pacotes são construídos com base BGA e empilhados verticalmente em sucessivas camadas de substrato. Em teoria, isso permite que um pacote existente seja integrado diretamente em cima de outro pacote, semelhante ao empilhamento de vários PCBs uns sobre os outros. O conjunto de esferas de nível mais baixo é soldado a uma PCB e fornece acesso às partes restantes do pacote.

Fig 6: Pacote em Pacote (PoP)

Fonte: MADPCB

• Sistema em pacote (SIP)

Trata-se menos de uma estrutura de embalagem específica e mais de uma metodologia de design ou tipo de design de embalagem. Todos os sistemas em pacote (SIPs) seguem um conceito de design específico: o pacote tenta integrar tantos componentes quanto possível para que o pacote contenha um sistema inteiro, muitas vezes sendo projetado para uma aplicação específica.

Qualquer um dos seguintes elementos pode estar presente em SIPs para componentes avançados:

• Memórias, incluindo memória de alta largura de banda
• Interfaces RF ou analógicas
• Blocos de gerenciamento de energia
• Um ou mais núcleos de processamento
• Blocos DSP especiais para aplicações específicas

Alguns componentes novos estão sendo projetados como SIPs ou SoCs com lógica reconfigurável avançada, o que significa que um coprocessador FPGA é implementado no pacote. Isso dá ao projetista de componentes flexibilidade significativa para adaptar um SIP ao seu produto final, bem como criar um aviso para reconfigurabilidade posterior quando o produto for implantado em campo.

Fig 7: Sistema em pacote (SIP)

Fonte: AnySilicon

Finalmente, é feita uma distinção entre um sistema em chip (SoC) e um SIP. Um SoC ainda é um SIP, mas existe apenas como um único chip, que não pode ser projetado como intermediário. Por esta razão, alguns produtos SoC são colocados em embalagens tradicionais ou embalagens integradas com interpositor e substrato. Os SIPs também fornecem a integração vista nos SoCs, mas implementam o tipo de integração com múltiplos componentes descritos acima.

A Data Bridge Market Research analisa que o mercado de sistema em pacote (SIP) foi avaliado em US$ 23,51 bilhões em 2021 e deve atingir US$ 49,84 bilhões até 2029, registrando um CAGR de 9,85% durante o período de previsão de 2022 a 2029. O mercado O relatório com curadoria da equipe de pesquisa de mercado da Data Bridge inclui análise especializada aprofundada, análise de importação/exportação, análise de preços, análise de consumo de produção e análise de pilão.

https://www.databridgemarketresearch.com/pt/reports/global-system-in-package-sip-market

Dinâmica de Mercado

A expansão do mercado depende significativamente dos clientes finais, incluindo fabricantes de equipamentos originais automotivos (OEMs) e fabricantes de eletrodomésticos. Um número crescente de clientes finais procura ativamente fornecedores especializados em embalagens avançadas. Esta procura é impulsionada pela necessidade crescente de computação rápida e fiável, particularmente em aplicações como veículos autónomos. Para fabricantes de semicondutores, especialmente fabricantes de dispositivos lógicos integrados (IDMs) e fundições, embalagens avançadas representam uma vantagem competitiva crucial. Para atrair e reter clientes de semicondutores sem fábrica de alto valor, os fabricantes devem estar abertos a esforços colaborativos no desenvolvimento de soluções de embalagens avançadas. Embora as empresas de semicondutores sem fábrica mantenham controle total sobre o processo de planejamento de chips até o início da produção em grande escala, ainda há uma oportunidade para os fabricantes contribuírem com valor. Os esforços conjuntos de desenvolvimento normalmente ocorrem durante a fase de projeto da arquitetura do chip e durante as execuções iniciais do transporte para validação do projeto. A necessidade dessa colaboração deverá aumentar devido à crescente demanda por chips de alto desempenho e à crescente complexidade dos designs de chips resultantes de técnicas avançadas de embalagem.

• Em 2016, a TSMC lançou sistemas inovadores de nível wafer de fan-out integrado (InFO), principalmente para aplicações sem fio, em estreita colaboração com seu principal cliente. Mais recentemente, derivados disso, como InFO AiP (antena em pacote) e InFO PoP (pacote em pacote), foram lançados para expansão para outras aplicações de rede e HPC.

Seguidores rápidos podem encontrar desafios significativos ao tentar alcançar os líderes de mercado. Isto ocorre principalmente porque são necessários investimentos substanciais em tecnologia para garantir aos clientes o volume de produção necessário para dar suporte aos seus produtos. Além disso, embora os seguidores rápidos possam possuir tecnologia de embalagem de nível de pesquisa e desenvolvimento (P&D) para embalagens fan-out e 2,5-D, eles normalmente não têm experiência de produção, um fator crucial para alcançar um alto rendimento de produção.

Para enfrentar estes desafios, as empresas de embalagens devem procurar proativamente clientes âncora durante as fases iniciais de desenvolvimento. Posicionar suas empresas como parceiras dispostas na fabricação de soluções avançadas de embalagens desde a fase de design torna-se fundamental na aquisição de clientes.

O empacotamento avançado exige alterações nas arquiteturas de software e hardware do usuário final. Portanto, o design da embalagem deve ser considerado durante a fase inicial de planejamento arquitetônico. O suporte dos provedores de back-end durante esta fase pode aliviar o fardo da adoção de embalagens avançadas. Depois que um cliente seleciona um fornecedor de embalagens avançadas, é provável que ele continue sua parceria com esse fornecedor em projetos futuros.

Para aprimorar suas capacidades de design, as empresas têm a opção de colaborar ou investir em uma empresa de design. Essas casas de design desempenham um papel crítico em todo o processo de fabricação de chips, abrangendo desenvolvimento, design e produção de propriedade intelectual (PI). Possuir um pool de IP pode agilizar os requisitos de projeto do cliente, ajudando-os a evitar projetos redundantes e gastos com recursos. As casas de design devem oferecer serviços abrangentes de front-end e back-end, incluindo design em nível de transferência de registros, descrições funcionais de alto nível, testes lógicos e serviços de localização e rota.

Outra proposta potencialmente valiosa para os fabricantes de chips é garantir recursos de design e oferecer soluções prontas para uso, abrangendo desde o design até a fabricação de wafers, embalagem e testes. Esta oferta holística oferece aos clientes uma solução conveniente e completa para suas necessidades de semicondutores.

Em relação à fabricação, existem duas capacidades tecnológicas essenciais que os fabricantes devem dominar para embalagens 2,5-D e 3-D. Para embalagens 2,5-D, é necessária proficiência no manuseio de soluções intermediárias emergentes que incorporam novos materiais e metodologias de fabricação, como silício, camadas de redistribuição (RDL) e vidro. No caso de embalagens 3D, a tecnologia mais recente, a ligação híbrida, necessita de planarização química-mecânica para garantir uniformidade em várias substâncias e evitar desintegrações. Além disso, a alta precisão de interconexão por meio de recursos de disco para wafer, tanto em equipamentos quanto em experiência, é crucial.

Vantagem competitiva por meio de embalagens avançadas de chips

A adoção de técnicas avançadas de embalagem de chips proporciona às empresas uma vantagem competitiva significativa:

• Diferenciação do produto: As empresas podem diferenciar seus produtos oferecendo mais recursos e funcionalidades no mesmo formato, atraindo clientes que buscam capacidades aprimoradas
• Fatores de forma compactos: Pacotes menores com mais componentes permitem designs de dispositivos mais elegantes e compactos, atraindo consumidores que priorizam portabilidade e estética
• Aumento de desempenho: O melhor desempenho e a eficiência energética alcançados através de tecnologias avançadas de embalagem podem dar às empresas uma vantagem competitiva em mercados orientados para o desempenho
• Poupança de custos: A integração heterogênea e outros métodos avançados de embalagem podem levar à economia de custos na fabricação, permitindo que as empresas ofereçam preços competitivos

A principal tendência subjacente no empacotamento avançado tem sido a integração ou empacotamento de mais recursos e blocos de circuitos em espaços menores, todos operando em velocidades mais rápidas. Para facilitar esse tipo de empacotamento de recursos, a indústria desenvolveu vários tipos de designs de empacotamento de semicondutores que permitem a integração contínua de diversos recursos.

Aqui estão alguns exemplos de como as empresas estão usando o ACP para oferecer mais componentes aos clientes e obter vantagem competitiva:

• Maçã: A Apple usa ACP em seus iPhones para integrar vários componentes, como o processador da série A, o coprocessador da série M e os sensores de Face ID, em um único substrato. Isso ajuda a reduzir o tamanho e o peso dos iPhones e a melhorar seu desempenho
• Samsung: A Samsung usa ACP em seus smartphones Galaxy para integrar vários componentes, como o processador Exynos, a GPU Mali e o NPU, em um único substrato. Isso ajuda a reduzir o tamanho e o peso dos smartphones Galaxy e a melhorar seu desempenho
• Informações: A Intel usa ACP em seus FPGAs para integrar vários componentes, como a matriz FPGA, a memória HBM2 e o intermediário, em um único substrato. Isso ajuda a melhorar o desempenho dos FPGAs e torná-los mais eficientes em termos de energia.

Ao oferecer mais componentes aos clientes através do ACP, as empresas podem obter uma vantagem competitiva no mercado.

Espera-se que o mercado de embalagens de semicondutores testemunhe um crescimento de mercado a uma taxa de aproximadamente 8,00% no período de previsão de 2021 a 2028, e atingirá um valor de 53.676,97 até 2028. O relatório Data Bridge Market Research sobre o mercado de embalagens de semicondutores fornece análises e insights em relação aos vários fatores que deverão prevalecer ao longo do período de previsão, ao mesmo tempo que fornecem seus impactos no crescimento do mercado. O aumento do setor de embalagens em todo o mundo está acelerando o crescimento do mercado de embalagens de semicondutores.

https://www.databridgemarketresearch.com/pt/reports/global-semiconductor-packaging-market

Conclusão

No mundo acelerado da tecnologia de semicondutores, os avanços no empacotamento de chips são um fator crítico para obter vantagem competitiva. Através de técnicas como embalagens 2,5D e 3D, materiais avançados e integração heterogênea, as empresas podem oferecer mais componentes e funcionalidades aos seus clientes sem comprometer o desempenho, o tamanho ou a eficiência energética. Estes avanços não só impulsionam a inovação, mas também garantem que as empresas de semicondutores permaneçam na vanguarda do fornecimento de soluções de ponta para satisfazer as exigências de um mundo cada vez mais conectado. Adotar esses avanços nas embalagens de chips será essencial para as empresas que buscam prosperar no cenário em constante evolução dos dispositivos eletrônicos.