Abstracto
En el panorama en rápida evolución de la tecnología de semiconductores, el empaquetado de chips desempeña un papel fundamental al permitir la creación de dispositivos electrónicos más pequeños, más rápidos y más potentes. A medida que crece la demanda de una mayor funcionalidad en los dispositivos, las empresas se encuentran bajo una presión constante para ofrecer más componentes a sus clientes en factores de forma limitados. Este documento técnico explora los avances recientes en el empaquetado de chips, como el empaquetado 2,5D y 3D, los materiales avanzados y la integración heterogénea, y cómo brindan una ventaja competitiva a las empresas al mejorar su capacidad de entregar más componentes a los clientes sin comprometer el rendimiento. tamaño o eficiencia energética.
Introducción
El embalaje de semiconductores ha recorrido un largo camino desde sus inicios, cuando los circuitos integrados estaban encerrados en simples paquetes de plástico o cerámica. Hoy en día, el empaquetado de chips se ha convertido en un facilitador crítico de la innovación, permitiendo a las empresas ofrecer más componentes y funcionalidades a sus clientes dentro de factores de forma cada vez más reducidos. Esta ventaja competitiva se logra mediante una combinación de avances tecnológicos que mejoran la densidad, el rendimiento y la eficiencia de los dispositivos semiconductores.
La necesidad de avances en el envasado de chips
La demanda de dispositivos electrónicos más pequeños, más potentes y con más funciones nunca ha sido tan grande. Esta demanda ejerce una inmensa presión sobre los fabricantes de semiconductores para que entreguen chips que puedan acomodar más componentes sin sacrificar el rendimiento, el tamaño o la eficiencia energética. Las técnicas de envasado tradicionales tienen limitaciones que dificultan la integración de componentes adicionales.
Historia
Técnicas de embalaje tradicionales
Originaria de la década de 1950 y todavía relevante hoy en día, la tecnología de unión de cables sirve como un método de interconexión que une la placa de circuito impreso (PCB) al cuadrado de silicio del circuito integrado, conocido como matriz. Esta conexión se establece mediante bolas de soldadura y finos alambres metálicos. Si bien la unión de cables consume menos espacio que los chips empaquetados tradicionales y permite conexiones a distancias relativamente largas, es susceptible a fallas en condiciones de alta temperatura, alta humedad y ciclos de temperatura. Además, el proceso de formación de cada enlace introduce complejidad y puede ralentizar la fabricación.
El primer avance significativo en la tecnología de embalaje surgió a mediados de la década de 1990 con los flip chips. En este enfoque, se utiliza una matriz en orientación boca abajo, aprovechando toda la superficie de la matriz para la interconexión a través de "protuberancias" de soldadura que establecen una unión entre la PCB y la matriz. Esta configuración da como resultado un factor de forma o tamaño de hardware más pequeño y permite una tasa de propagación de señal más alta, lo que facilita una transmisión de señal más rápida desde el transmisor al receptor. El empaquetado con chip invertido es actualmente la tecnología más extendida y rentable, y se emplea predominantemente en unidades centrales de procesamiento, teléfonos inteligentes y soluciones de sistemas en paquete de radiofrecuencia. Aunque los flip chips ofrecen ventajas como un ensamblaje compacto y resistencia a temperaturas elevadas, requieren su colocación en superficies excepcionalmente planas y no son fácilmente reemplazables.
Fig 1: Historia del embalaje de semiconductores
Fuente: AnySilicon
Embalaje a nivel de oblea
En el proceso de envasado convencional, la oblea de silicio se divide primero en chips individuales, que luego se unen a la placa de circuito impreso (PCB) con conexiones eléctricas. Por el contrario, el envasado a nivel de oblea funciona de manera diferente al establecer conexiones eléctricas y moldear al nivel de la oblea antes de segmentar los chips usando un láser. La principal distinción entre el empaquetado a escala de chip a nivel de oblea (WLCSP) y los chips invertidos, en lo que respecta a la configuración del chip, radica en la ausencia de un sustrato entre el troquel y la PCB en los WLCSP. En cambio, las capas de redistribución (RDL) reemplazan al sustrato, lo que da como resultado un paquete más compacto y una conductividad térmica mejorada.
Fig 2: Envasado a nivel de oblea
Fuente: AnySilicon, IEEE
Los envases a nivel de oblea se pueden clasificar en dos tipos principales: entrada en abanico y salida en abanico. En los empaques fan-in a nivel de oblea, que generalmente se emplean para requisitos tecnológicos básicos en teléfonos móviles de gama baja, las capas de redistribución (RDL) están dirigidas hacia el centro de la matriz. Por el contrario, en el empaque en abanico, introducido en 2007, el RDL y las bolas de soldadura se extienden más allá de las dimensiones del troquel, lo que permite que el chip acomode más entradas y salidas mientras mantiene un perfil delgado. El empaque en abanico se manifiesta en tres variaciones: núcleo, alta densidad y densidad ultraalta. El empaquetado central se utiliza principalmente en aplicaciones automotrices y de redes que no exigen tecnología de punta, como radiofrecuencia y chips de información y entretenimiento. Las variantes de alta y ultraalta densidad encuentran un uso extensivo en aplicaciones móviles y se espera que se expandan a redes selectas y aplicaciones informáticas de alto rendimiento. Taiwan Semiconductor Manufacturing Company (TSMC) tiene la distinción de ser el mayor productor mundial de paquetes de escala de chips a nivel de oblea (WLCSP).
Se espera que el mercado de envases a nivel de oblea crezca a una tasa del 21,0% para el período previsto de 2021 a 2028. El informe del mercado de envases a nivel de oblea analiza el crecimiento, que actualmente está creciendo debido a la inminente necesidad de miniaturización de circuitos en dispositivos microelectrónicos.
Para saber más sobre el estudio, visite https://www.databridgemarketresearch.com/es/reports/global-wafer-level-packaging-market
Fig. 3: Tipos de paquetes de entrada y salida
Fuente: AnySilicon, IEEE
Durante la última década, se han logrado avances significativos en el ámbito de los paquetes apilados a escala de chip a nivel de oblea (WLCSP). Este avance permite la incorporación de múltiples circuitos integrados dentro de un solo paquete, sirviendo tanto para la unión heterogénea, que integra chips lógicos y de memoria, como para el apilamiento de chips de memoria.
En el caso del apilamiento 2,5-D, dos o más chips se colocan uno al lado del otro con un intercalador que facilita las conexiones entre los troqueles. Existen varias categorías de apilamiento 2,5-D, según el tipo de intercalador empleado:
- Los intercaladores de silicio requieren el uso de vías a través de silicio (TSV), que son conexiones eléctricas verticales que penetran la matriz o oblea de silicio. Aunque los intercaladores de silicio ofrecen una tecnología madura presente en el mercado desde hace más de una década, el costo del silicio es sustancial y requiere tecnología de punta y capacidades de fabricación. CoWoS-S (chip sobre oblea sobre sustrato) de TSMC es un actor destacado en este mercado
- Los puentes de silicio son relativamente recientes. Estas estructuras utilizan cantidades más pequeñas de silicio en comparación con los intercaladores de silicio tradicionales, lo que da como resultado un perfil más delgado que reduce el consumo de energía y mejora la flexibilidad del diseño. Su ventaja sobre los intercaladores de silicio tradicionales radica en su capacidad para permitir una integración avanzada a nivel de sistema, lo que los hace adecuados para la informática de alto rendimiento (HPC), como la Inteligencia Artificial (IA). Las tecnologías representativas incluyen EMIB (puente de interconexión de múltiples matrices integrado) de Intel y CoWoS-L de TSMC.
- Las capas de redistribución (RDL) también pueden servir como intercaladores. La ventaja clave de esta tecnología es que el proceso de fotolitografía utilizado para crear RDL permite crear patrones finos, lo que mejora la velocidad y la disipación de calor. CoWoS-R (chip en oblea sobre sustrato RDL) de TSMC está listo para comenzar la producción en masa
- El vidrio se está convirtiendo en un material de próxima generación para intercaladores. Ofrece ventajas como bajo costo y mínima pérdida de energía en anchos de banda de alta frecuencia. Sin embargo, su adopción en el mercado puede tardar algún tiempo en materializarse.
En el ámbito del apilamiento 3-D, se apilan múltiples chips uno encima del otro, con o sin un intercalador. Hay dos tipos principales de apilamiento 3-D:
- El tipo más frecuente son los Through-Silicon Vias (TSV) con microprotuberancias (µ-bumps)
- Una alternativa emergente es el enlace híbrido sin obstáculos, que establece interconexiones a través de un enlace dieléctrico y un metal incrustado. Actualmente, este enfoque está siendo explorado principalmente por los fabricantes de memorias.
Limitaciones del embalaje tradicional
- Restricciones de tamaño: Los métodos de empaquetado tradicionales, como los paquetes de un solo chip, tienen limitaciones de tamaño que dificultan acomodar más componentes, especialmente en dispositivos compactos como teléfonos inteligentes y dispositivos portátiles.
- Disipación de calor: A medida que los chips se vuelven más densos, la disipación de calor se convierte en una preocupación importante. El sobrecalentamiento puede provocar una degradación del rendimiento e incluso fallos del chip
- Interferencia de señal: Cuando varios componentes están muy juntos, se pueden producir interferencias en la señal, lo que afecta el rendimiento general del dispositivo.
- E/S limitadas: El empaquetado tradicional a menudo limita la cantidad de conexiones de entrada/salida (E/S), lo que restringe la capacidad de integrar más componentes.
Avances en el envasado de chips
Para abordar estas limitaciones y obtener una ventaja competitiva, las empresas de semiconductores han estado invirtiendo en tecnologías avanzadas de empaquetado de chips. En los últimos años han surgido varios avances clave:
Interponer + Sustrato
La pieza fundamental que hace posible el empaquetado avanzado son los intercaladores. Estos sustratos delgados proporcionan una base donde se colocarán los troqueles individuales, así como pequeñas interconexiones para unir al sustrato de embalaje principal. Los intercaladores utilizados en estos paquetes avanzados están hechos de tres materiales posibles:
- Silicio, que utiliza vías a través de silicio (TSV) para formar conexiones con el sustrato del paquete.
- Un material orgánico a veces llamado capa de redistribución orgánica (RDL)
- Vidrio, que se ha vuelto deseable en algunos de los productos avanzados más nuevos.
Fig 4: Interposición + Sustrato
Fuente: SMG
Embalaje 2,5D y 3D
Las tecnologías de empaquetado 2,5D y 3D implican apilar varios chips uno encima del otro o uno al lado del otro, utilizando vías a través de silicio (TSV) para permitir la comunicación entre capas. Estas tecnologías proporcionan varios beneficios:
- Mayor densidad de componentes: El apilamiento de chips permite integrar más componentes en un solo paquete, lo que aumenta la funcionalidad sin aumentar significativamente el tamaño del paquete.
- Desempeño mejorado: Las interconexiones más cortas entre chips apilados reducen la latencia de la señal, lo que mejora el rendimiento general.
- Disipación de calor mejorada: El calor se puede disipar de forma más eficaz en paquetes 3D, ya que el calor generado por un chip se puede distribuir en varias capas.
- Integración heterogénea: Se pueden apilar diferentes tipos de chips, como procesadores, memoria y sensores, para crear paquetes multifuncionales altamente integrados.
Fig 5: Izquierda: Concepto de empaque Flipchip. Centro: integración 2,5D en un intercalador. Derecha: integración 3D en un intercalador.
Fuente: eInfochips
Materiales avanzados
Se han desarrollado nuevos materiales para mejorar el rendimiento y la eficiencia del envasado de chips:
- Dieléctricos bajos en K: Los dieléctricos de baja k reducen los retrasos en la propagación de la señal y el consumo de energía en los chips
- Materiales de interfaz térmica: Los materiales de interfaz térmica mejorados ayudan a disipar el calor de manera más eficiente, evitando el sobrecalentamiento.
- Sustratos Flexibles: Los sustratos flexibles permiten la creación de paquetes flexibles y conformables para aplicaciones como pantallas flexibles y dispositivos portátiles.
Integración heterogénea
La integración heterogénea implica combinar diferentes tipos de chips, como CPU, GPU, aceleradores de IA y sensores, en un solo paquete. Este enfoque ofrece varias ventajas:
- Diseño de dispositivo simplificado: Los fabricantes pueden crear dispositivos altamente integrados con múltiples funcionalidades, reduciendo la necesidad de componentes externos.
- Eficiencia energética mejorada: La ubicación conjunta de chips especializados en un solo paquete puede reducir el consumo de energía en comparación con componentes separados
- Ahorro de costes: Al consolidar múltiples componentes en un solo paquete, se pueden reducir los costos de fabricación.
Paquete sobre paquete (PoP)
El concepto de paquete en paquete (PoP) es similar a un conjunto de BGA apilados. Se construyen varios paquetes con huella BGA y se apilan verticalmente en capas de sustrato sucesivas. En teoría, esto permite integrar un paquete existente directamente encima de otro paquete, similar a apilar varios PCB uno encima del otro. El conjunto de bolas de nivel más bajo está soldado a una PCB y proporciona acceso a las partes restantes del paquete.
Fig 6: Paquete sobre paquete (PoP)
Fuente: MADPCB
Se trata menos de una estructura de empaque específica y más de una metodología de diseño o tipo de diseño de empaque. Todos los sistemas en paquete (SIP) siguen un concepto de diseño específico: el paquete intenta integrar tantos componentes como sea posible para que el paquete contenga un sistema completo, que a menudo está diseñado para una aplicación específica.
Cualquiera de los siguientes elementos puede estar presente en SIP para componentes avanzados:
- Memorias, incluida la memoria de gran ancho de banda
- Interfaces RF o analógicas
- Bloques de administración de energía
- Uno o más núcleos de procesamiento.
- Bloques DSP especiales para aplicaciones específicas
Algunos componentes nuevos se están diseñando como SIP o SoC con lógica reconfigurable avanzada, lo que significa que se implementa un coprocesador FPGA en el paquete. Esto le brinda al diseñador de componentes una flexibilidad significativa para adaptar un SIP a su producto final, así como también crear una advertencia para una reconfigurabilidad posterior una vez que el producto se implemente en el campo.
Fig 7: Sistema en paquete (SIP)
Fuente: AnySilicon
Por último, se hace una distinción entre un sistema en chip (SoC) y un SIP. Un SoC sigue siendo un SIP, pero sólo existe como un único chip, que puede no estar diseñado como intercalador. Por este motivo, algunos productos SoC se colocan en envases tradicionales o en envases integrados con un intercalador y un sustrato. Los SIP también proporcionan la integración que se ve en los SoC, pero implementan el tipo de integración con múltiples componentes descritos anteriormente.
Data Bridge Market Research analiza que el mercado del sistema en paquete (SIP) se valoró en 23,51 mil millones de dólares en 2021 y se espera que alcance los 49,84 mil millones de dólares en 2029, registrando una tasa compuesta anual del 9,85% durante el período previsto de 2022 a 2029. El mercado El informe curado por el equipo de investigación de mercado de Data Bridge incluye análisis de expertos en profundidad, análisis de importación/exportación, análisis de precios, análisis de consumo de producción y análisis de mortero.
https://www.databridgemarketresearch.com/es/reports/global-system-in-package-sip-market
Dinámica del mercado
La expansión del mercado depende significativamente de los clientes finales, incluidos los fabricantes de equipos originales (OEM) de automóviles y los fabricantes de electrodomésticos. Un número cada vez mayor de clientes finales buscan activamente proveedores especializados en embalaje avanzado. Esta demanda está impulsada por la creciente necesidad de una informática rápida y confiable, particularmente en aplicaciones como los vehículos autónomos. Para los fabricantes de semiconductores, especialmente los fabricantes de dispositivos lógicos integrados (IDM) y las fundiciones, el empaquetado avanzado representa una ventaja competitiva crucial. Para atraer y retener clientes de semiconductores sin fábrica de alto valor, los fabricantes deben estar abiertos a esfuerzos de colaboración para desarrollar soluciones de embalaje avanzadas. Si bien las empresas de semiconductores sin fábrica mantienen el control total sobre el proceso de planificación de chips hasta que comience la producción a gran escala, sigue existiendo una oportunidad para que los fabricantes aporten valor. Los esfuerzos de desarrollo conjunto suelen tener lugar durante la fase de diseño de la arquitectura del chip y los recorridos iniciales para la validación del diseño. Se prevé que la necesidad de dicha colaboración aumentará debido a la creciente demanda de chips de mayor rendimiento y la creciente complejidad de los diseños de chips resultantes de técnicas de empaquetado avanzadas.
- En 2016, TSMC lanzó innovadores sistemas integrados de nivel de oblea de distribución en abanico (InFO), principalmente para aplicaciones inalámbricas, en estrecha colaboración con su cliente principal. Más recientemente, se han lanzado derivados de esto, como InFO AiP (antena en paquete) e InFO PoP (paquete en paquete), para expandirse a otras aplicaciones para redes y HPC.
Los seguidores rápidos pueden encontrar desafíos importantes al intentar alcanzar a los líderes del mercado. Esto se debe principalmente a que se necesitan inversiones sustanciales en tecnología para asegurar a los clientes el volumen de producción necesario para respaldar sus productos. Además, aunque los seguidores rápidos pueden poseer tecnología de empaque a nivel de investigación y desarrollo (I+D) para empaques en abanico y 2.5-D, generalmente carecen de experiencia en producción, un factor crucial para lograr un alto rendimiento de producción.
Para abordar estos desafíos, las empresas de embalaje deben buscar de forma proactiva clientes ancla durante las primeras etapas de desarrollo. Posicionar a sus empresas como socios dispuestos a fabricar soluciones de embalaje avanzadas desde la fase de diseño resulta fundamental para conseguir clientes.
El empaquetado avanzado requiere modificaciones tanto en las arquitecturas de software como de hardware del usuario final. Por lo tanto, el diseño del embalaje debe considerarse durante la etapa inicial de planificación arquitectónica. El soporte de los proveedores de backend durante esta fase puede aliviar la carga de adoptar paquetes avanzados. Una vez que un cliente selecciona un proveedor de embalaje avanzado, es probable que continúe su asociación con ese proveedor para proyectos futuros.
Para mejorar sus capacidades de diseño, las empresas tienen la opción de colaborar o invertir en una casa de diseño. Estas casas de diseño desempeñan un papel fundamental durante todo el proceso de fabricación de chips, que abarca el desarrollo, el diseño y la producción de propiedad intelectual (PI). Tener un grupo de IP puede acelerar los requisitos de diseño del cliente, ayudándolos a evitar diseños redundantes y gastos de recursos. Las casas de diseño deben ofrecer servicios integrales de front-end y back-end, incluido el diseño a nivel de transferencia de registro, descripciones funcionales de alto nivel, pruebas lógicas y servicios de lugar y ruta.
Otra propuesta potencialmente valiosa para los fabricantes de chips es asegurar las capacidades de diseño y ofrecer soluciones llave en mano, que abarquen desde el diseño hasta la fabricación de obleas, el embalaje y las pruebas. Esta oferta integral proporciona a los clientes una solución integral y conveniente para sus necesidades de semiconductores.
En cuanto a la fabricación, hay dos capacidades tecnológicas fundamentales que los fabricantes deben dominar para los envases 2,5-D y 3-D. Para los envases 2,5-D, se requiere competencia en el manejo de soluciones de intercalación emergentes que incorporan materiales y metodologías de fabricación novedosos como silicio, capas de redistribución (RDL) y vidrio. En el caso del embalaje 3-D, la última tecnología, la unión híbrida, requiere una planarización mecánica química para garantizar una planitud uniforme entre diversas sustancias y evitar el desprendimiento. Además, es crucial una alta precisión de interconexión a través de capacidades de disco a oblea tanto en equipos como en experiencia.
Ventaja competitiva gracias al empaquetado avanzado de chips
La adopción de técnicas avanzadas de empaquetado de chips proporciona a las empresas una importante ventaja competitiva:
- La diferenciación del producto: Las empresas pueden diferenciar sus productos ofreciendo más características y funcionalidades dentro del mismo factor de forma, atrayendo a clientes que buscan capacidades mejoradas.
- Factores de forma compactos: Los paquetes más pequeños con más componentes permiten diseños de dispositivos más elegantes y compactos, lo que atrae a los consumidores que priorizan la portabilidad y la estética.
- Aumento del rendimiento: El rendimiento mejorado y la eficiencia energética logrados a través de tecnologías de embalaje avanzadas pueden brindar a las empresas una ventaja competitiva en los mercados impulsados por el rendimiento.
- Ahorro de costes: La integración heterogénea y otros métodos de embalaje avanzados pueden generar ahorros de costos en la fabricación, lo que permite a las empresas ofrecer precios competitivos.
La principal tendencia subyacente en el empaquetado avanzado ha sido la integración o empaquetado de más funciones y bloques de circuitos en espacios más pequeños, todos funcionando a velocidades más rápidas. Para facilitar este tipo de empaquetado de funciones, la industria ha desarrollado múltiples tipos de diseños de empaquetado de semiconductores que permiten la integración continua de diversas características.
A continuación se muestran algunos ejemplos de cómo las empresas utilizan ACP para ofrecer más componentes a los clientes y obtener una ventaja competitiva:
- Manzana: Apple utiliza ACP en sus iPhones para integrar múltiples componentes, como el procesador de la serie A, el coprocesador de la serie M y los sensores Face ID, en un solo sustrato. Esto ayuda a reducir el tamaño y peso de los iPhone y mejorar su rendimiento.
- Samsung: Samsung utiliza ACP en sus teléfonos inteligentes Galaxy para integrar múltiples componentes, como el procesador Exynos, la GPU Mali y la NPU, en un solo sustrato. Esto ayuda a reducir el tamaño y el peso de los teléfonos inteligentes Galaxy y mejorar su rendimiento.
- Intel: Intel utiliza ACP en sus FPGA para integrar múltiples componentes, como el chip FPGA, la memoria HBM2 y el intercalador, en un solo sustrato. Esto ayuda a mejorar el rendimiento de los FPGA y hacerlos más eficientes energéticamente.
Al ofrecer más componentes a los clientes a través de ACP, las empresas pueden obtener una ventaja competitiva en el mercado.
Se espera que el mercado de envases de semiconductores experimente un crecimiento del mercado a una tasa de aproximadamente el 8,00% en el período de pronóstico de 2021 a 2028, y alcanzará un valor de 53.676,97 para 2028. El informe de Data Bridge Market Research sobre el mercado de envases de semiconductores proporciona análisis e información con respecto a los diversos factores que se espera que prevalezcan durante el período de pronóstico al tiempo que proporcionan sus impactos en el crecimiento del mercado. El aumento del sector del embalaje a nivel mundial está intensificando el crecimiento del mercado de embalajes de semiconductores.
https://www.databridgemarketresearch.com/es/reports/global-semiconductor-packaging-market
Conclusión
En el acelerado mundo de la tecnología de semiconductores, los avances en el empaquetado de chips son un factor crítico para obtener una ventaja competitiva. A través de técnicas como el empaquetado 2,5D y 3D, materiales avanzados y una integración heterogénea, las empresas pueden ofrecer más componentes y funcionalidades a sus clientes sin comprometer el rendimiento, el tamaño o la eficiencia energética. Estos avances no sólo impulsan la innovación, sino que también garantizan que las empresas de semiconductores sigan a la vanguardia en la entrega de soluciones de vanguardia para satisfacer las demandas de un mundo cada vez más conectado. Adoptar estos avances en el empaquetado de chips será esencial para las empresas que buscan prosperar en el panorama en constante evolución de los dispositivos electrónicos.
